E346 – Test and Verification

Create PDF
Module
Test and Verification
Test und Verifikation
Module number
E346
Version: 1
Faculty
Electrical Engineering
Level
Bachelor/Diplom
Duration
1 semester
Turnus
Summer semester
Module supervisor

Prof. Dr.-Ing. Jens Schönherr
jens.schoenherr(at)htw-dresden.de

Lecturers

Prof. Dr.-Ing. Jens Schönherr
jens.schoenherr(at)htw-dresden.de

Teaching language(s)

German

ECTS credits

5.00 Credits

Workload

150 hours

Courses

4.00 SWS (2.00 SWS Lecture | 1.00 SWS Seminar | 1.00 SWS Internship)

Self-study time

90.00 hours
15.00 hours (Self-study)
30.00 hours (Course preparation)
45.00 hours (Processing time Examination)

Pre-requisite(s) for the examination
Not specified
Examination(s)

Alternative examination - Laboratory Practice
Weighting: 0 % | not graded


Alternative examination - Computer project
Weighting: 100 %

Teaching form

Vorlesung ergänzt durch Übung und Praktikum

Media type
Not specified
Teaching content / structure
  • Entwurfsprinzipien, Entwurfsdomänen und Abstraktionsebenen für Digitalschaltungen
  • Entwurfsablauf für integrierte Digitalschaltungen
  • Verifikationsverfahren (Simulation, formale Verifikation)
  • Algorithmen zur Schaltungssimulation
  • gerichtete Simulation und Simulation mit eingeschränkten Zufallszahlen (constrained random pattern)
  • Aufbau von selbstprüfenden Testbenches (VHDL, UVM)
  • Softwaretest
  • formale Verifikation (Equivalence Checking)
  • Prinzipien des Tests von Digitalschaltungen
  • Verifikationspraktikum
  • Verifikationsprojekt
Qualification objectives

Kenntnisse:

  • Funktionsweise und Einordnung verschiedener Verifikationsverfahren

Fertigkeiten:

  • Verifikation einer digitalen Schaltung und von Software-Modulen
    • Erstellung der Verifikationsumgebung (z. B. Testbenches)
    • Werkzeugnutzung zur Verifikationsauswertung
Social and personal skills

Teamfähigkeit (Bearbeitung der Praktika in Gruppen zu 2 Studierenden)

Special admission requirement(s)
Not specified
Recommended prerequisites

Digitale Schaltungen

Informatik 1+2

Continuation options
Not specified
Literature

Kesel/Bartholomä: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs: Einführung mit VHDL und SystemC
Göran/Müller: ASIC - Entwurf und Test
Piziali: Functional Verification Coverage Measurement and Analysis
Bergeron: Writing Testbenches using SystemVerilog
Großpietsch/Vierhaus: Entwurf hochintegrierter Schaltungen
Jansen (Hg): Handbuch der Electronic Design Automation

Current teaching resources

Foliensatz und Praktikumsanleitungen zum Download

Notes
Not specified
Link to course or learning resources in OPAL
Modulux link:
https://apps.htw-dresden.de/modulux/en/module/5023